Тестирование DDR

Создание проекта Vivado

Вы можете напрямую добавить проект приложения на основе соответствующего проекта Vivado "hello world". Конкретная конфигурация для каждого параметра DDR будет описана позже.

Создание проекта Vitis

Аналогично, в Vitis нажмите File-->new-->Appiacation Project:

Выберите Zynq DRAM tests:

Отладка и компиляция

После успешной компиляции проекта подключите JTAG отладочной платы к компьютеру с помощью кабеля USB Type-C. Используйте другой кабель USB Type-C для подключения PS UART отладочной платы к компьютеру.

На компьютере откройте инструмент для отладки через последовательный порт MobaXterm и установите соединение с PS UART отладочной платы.

Войдите в режим отладки в Vitis: в разделе Debug As выберите первый вариант. Запустите на полной скорости, чтобы увидеть отладочную информацию через последовательный порт.

Результаты отладки следующие:

Объяснение результатов теста будет предоставлено позже.